DRAM 소자 이해 - 1. DRAM 구조

• DRAM이란? : DRAM(Dynamic Random Access Memory) 이란 휘발성 메모리를 말한다. 전원을 공급해 주어야 데이터들이 유지되는 메모리이다. 

- DRAM의 재료 : Single Crystalline Si로 현재 wafer는 300mm에서 450mm 로 양산이 변경되는 추세이다.

Wafer Shot Map

위 사진은 Wafer Shot Map으로 각각의 칸은 Chip을 나타내며, Chip에는 여러개의 Die와 Scribe line이 존재한다.

Chip

 Scribe Lane은 Chip들을 구분하는 역할도 하지만, 대표성있는 transistor 1개를 이 영역을 통해 만들어 소자 특성을 확인하거나, Photo Align Key, Etch가 얼마나 되었는지 확인하는 용도로 사용이 가능하다.

 불량률은 wafer의 가장자리가 가운데보다 더 높다. 가장자리 부분이 공정에 의해 stress를 받기 때문.

 수율은 90%를 목표로 진행한다.

 

DRAM Chip Architecture

Cell이 1000여개 모인 Block을 BANK라고 하며 Cell한개는 1MB, 한 BLOCK은 1GB, 위의 DRAM은 8GB를 나타낸다고 할 수 있다. 

Cell 옆에는 MOSFET을 ON/OFF하는 Word line, 정보를 읽고 쓰는 Bit line이 있으며 두 line은 서로 직교한다. SWD와 BLSA는 각각 Word line의 동작회로, Bit line의 동작회로를 나타낸다.

 

Peri영역은 회로영역으로 Cell에 신호를 전하기 위한 영역이라고 볼 수 있다.

 

DRAM구조로 1T1C이다.

위에서 말했듯이, WL은 mosfet의 on/off를, BL은 정보의 읽고 쓰기를, 담당한다.

(1) Data 저장 공간 : Cell (1T + 1C)

(2) 스위치 선택 회로 : SWD

(3) Data 증폭기 : BLSA

(4) 주변회로 - Peri

 

주로 NMOS를 사용하며 4단자로 이루어져 있다. Body부분은 Vth와 leakage current를 제어한다.

DRAM의 구조

1. Word Line : Access transistor Gate Control ( On/Off ), Storage Node High Data 보다 승압된 전원 Level을 사용, Poly-si layer또는 WSi2, W를 사용

2. Bit Line : Data Transfer Line, Read/Write 공용, Half Vcore level Precharge for Power Saving

3. Access Transistor : Switch기능의 NMOS Transistor 1개, Refresh 특성강화 위해 High Vt 설정

4. Capacitor : Data 저장 장소, Storage Node의 Charge량에 의해 Data 유지, Refresh 필요