반도체 물성 및 소자 2 - 7. Short Channel Effect (SCE)

• MOSFET scaling : 무어의 법칙에 의해 매 2년 마다 집적회로의 집적도가 2배씩 증가해 왔다. 집적도를 증가시키기 위해 MOSFET의 크기는 점점 작아졌고 이에 SCE라는 새로운 문제들이 생겨났다.

- Hot electron effect의 발생 원인 : 소자의 크기는 작아져도 전압은 따라서 작아질 수 없다. 이에 pinch - off 영역에서 수평, 수직 전기장은 MOSFET이 scaling 되면서 증가한다. 이 커진 전기장에 의해 전자가 이동할 때, pinch - off 영역에서 강하게 포텐셜 강하가 일어나 운동에너지를 얻고 Hot carrier가 된다. 이 Hot carrier가 소자에 문제를 일으킨다.

 

>> Hot eletron effect의 영향 :

1. Hot electron의 일부는 gate oxide를 tunneling 하여 게이트 전류 성분이 될 수 있음.

2. 일부 전자들은 게이트 절연층에 trap 되어 fixed oxide 전하가 될 수 있음. (Vth 증가)

3. Hot electron이 Si - SiO2 계면에서 Si - H 결합을 깨트려서 계면 특성을 나쁘게 만들 수 있음. (gm, SS 특성이 저하)

 

>> Hot electron effect 해결책 : LDD

LDD는 lightly doped drain으로 source와 drain영역의 옆부분에 낮게 도핑된 영역을 형성함으로써 depletion region의 두께를 증가시켜 전기장의 크기가 작아지게 하여 electron의 energy를 낮춘다. 

 

- DIBL (Drain induced barrier lowering) : Source 와 drain 사이의 punch - through 또는 breakdown으로 인한 게이트의 조절 능력이 상실되는 것을 의미한다. gate의 전압으로 인해 barrier가 낮아지는 것이 아닌 drain의 전압으로 인해 channel영역의 barrier가 낮아져 전류가 흐르게 된다.

- 위의 사진처럼, long channel에선 전혀 문제가 되지 않지만, short channel의 경우, Vd가 증가하면서 drain 쪽의 Ec를 끌어당겨 source에서 채널로의 barrier를 낮아지게 한다.

 

>> DIBL 해결방안 : 

1. 채널길이가 줄어들수록 S/D 접합을 충분히 얕게 생성한다.

2. Punchthrough가 발생하지 않도록 채널 도핑을 충분히 높게 한다. (Na, Nd가 증가하면 W가 감소해 punchthrough를 예방)

 

- Hot carrier effect 와 DIBL의 관계 : Hot carrier effect를 피하기 위해선 도핑농도가 낮은 영역을 형성해 전기장의 크기를 감소시켜야한다. DIBL을 피하기 위해선 도핑농도를 높여 depletion region의 두께를 감소시켜야 한다. 이 두가지 해결방법은 서로 trade - off 관계에 있게 되고, 두 요인을 피하기 위한 최적의 기법을 찾아야 하는 문제가 존제한다.

 

- Channel length modulation : 

 

- Vth roll - off : channel 길이가 감소함에 따라 Vth가 감소한다.

>> Source와 drain 영역 주변에서 depletion 전하들이 source와 drain 영역과 같이 공유된다. 즉,  channel length가 감소하면서 S/D과 depletion이 되는 영역과 gate에 의한 depletion영역이 공유되는 부분이 점점 커진다. S/D에 의해 depletion이 이미 된 영역이 gate에 의해 inversion layer가 형성되는데 도움을 준다. Vth가 감소하게 된다.